Transceiver System Hardware Sammensætning

Hver højhastighedstransceiver indeholder to kanaler, en sender og en modtager. Senderen og modtageren består af et fysisk kodende underlag (PCS, p-felt si-cal kodningsunderlag) og et fysisk medium ekstra underlag (PMA, physi-cal). medie ekstra underlag) består af to dele.

PCS omfatter hard-core logisk implementering af digitale funktioner i transceivere, der er kompatible med understøttede protokoller, transmissionskanaler inkluderer fasekompensation FIFO, byte serializer, 8B / 10B encoder og andre moduler; modtage kanaler inkluderer ordjustering, hastighedsmatchning FIFO, 8B / 10B dekoder, byte deserializer, byte sequencer, fase kompensation FIFO og andre moduler.

PMA inkluderer analoge kredsløb til I / O-buffere, CDR, serializer / deserializer (SER / DES) og programmerbar forvægt og udligning for at optimere seriel datastiydelse.

Når enhedens transceiverkanal fungerer, overføres outputparallelle data i FPGA-arkitekturen via senderen PCS og PMA og konverteres til sidst til serielle data og sendes ud. De modtagne input serielle data overføres til FP i et serielt dataformat gennem behandling af modtageren PMA og PCS for at udføre det næste trin i behandlingen.